在人工智能（AI）、機器學習（ML）和數(shù)據(jù)挖掘的狂潮中，我們對數(shù)據(jù)處理的渴求呈現(xiàn)出前所未有的指數(shù)級增長。面對這種前景，內存帶寬成了數(shù)字時代的關鍵“動脈”。其中，以雙倍數(shù)據(jù)傳輸速率和更高的帶寬而聞名的DDR（Double Data Rate）技術作為動態(tài)隨機存取存儲器（DRAM）的重要演進，極大地推動了計算機性能的提升。從2000年第一代DDR技術誕生，到2020年DDR5，每一代DDR技術在帶寬、性能和功耗等各個方面都實現(xiàn)了顯著的進步。

　　如今，無論是PC、筆電還是人工智能，各行業(yè)正在加速向DDR5新紀元邁進。今年，生成式AI市場蓬勃發(fā)展，用于大型模型應用的AI服務器大力推動了對DDR5的需求。隨著內存市場需求的回暖，內存芯片供應商們已著手在今年第4季度全面拉高DDR5產能，逐步取代現(xiàn)今的DDR4。

　　DDR5的新時代已經來臨，然而，一些挑戰(zhàn)也阻礙了產業(yè)的進一步發(fā)展。

　　超高速性能背后的設計挑戰(zhàn)

　　2020年7月，DDR5內存技術標準正式發(fā)布，標志著內存技術開啟了新的篇章。DDR5以更高的帶寬和性能吸引了廣泛的關注。與之前的DDR4相比，DDR5的最大優(yōu)勢在于它顯著降低了功耗，同時將帶寬提升了一倍。具體來看，DDR5當前發(fā)布協(xié)議的最高速率已達6.4Gbps，其時鐘頻率也從1.6GHz增加到了3.2GHz。

　　當我們深入探究DDR5的更多細節(jié)時，我們也發(fā)現(xiàn)這一新技術帶來了一些額外的技術挑戰(zhàn)。例如，DDR5的電源電壓相較于DDR4的1.2V降低了0.1V，達到了1.1V，雖然較低的電源電壓降低了功耗并延長了電池壽命，但同時也帶來了一些技術挑戰(zhàn)，比如更容易受到噪聲的干擾，這使得信號完整性變得更具挑戰(zhàn)性，因為信號開關時電壓之間的噪聲余量更少，可能會因此影響到設計。

　　DDR5的另一個重大變化是，與DDR4的電源管理芯片（PMIC）集成在主板上的方式不同，DDR5將電源管理IC（PMIC）從主板上轉移到了雙列直插式內存模塊（DIMM）上。這使得電源管理、電壓調節(jié)和上電順序在物理上更接近模塊上的存儲器件，這也有助于確保電源完整性（PI），并增強對PMIC運行方式的控制。

　　此外，在數(shù)據(jù)位總數(shù)保持不變的情況下，DIMM的通道數(shù)從1個通道增加到2個通道也是一個重要的進步，通過將數(shù)據(jù)分成兩個較窄的通道傳輸，可以更有效地生成和分配時鐘信號，從而來改善信號完整性。

　　顯然，DDR5標準的開發(fā)也考慮到了信號完整性問題，將PMIC轉移到模塊中也會發(fā)揮相應的優(yōu)勢。然而，設計人員仍然需要考慮兼顧電源影響的信號完整性的整體效應。如上文所述，DDR5具有高達6.4Gbps的數(shù)據(jù)速率和3.2GHz系統(tǒng)時鐘頻率，電源噪聲在這種高速操作中可能會引發(fā)更明顯的問題，對系統(tǒng)性能和穩(wěn)定性造成影響。如果分別進行電源完整性和信號完整性分析，就可能會遺漏電源噪聲引起的問題。

　　因此，要想充分發(fā)揮DDR5的性能，必須在系統(tǒng)的所有關鍵點包括芯片、封裝和PCB進行兼顧電源影響的信號完整性分析。但是，進行這種層面的分析是一項復雜的任務，它對底層計算平臺如用于仿真分析的硬件、軟件工具都有很高的要求，也會使得總體的設計時間變得更長，增加了設計的難度和復雜性。

　　充分釋放DDR5 的潛力

　　早在2005年，“兼顧電源影響”這一概念首次亮相，它是一種能夠同時分析信號與電源噪聲的先進信號完整性仿真方法。兼顧電源影響的信號完整性解決方案必須考慮反射、串擾、時序和其他效應，并配備相應的仿真和規(guī)則檢查技術。值得注意的是，要想有效地實施兼顧電源影響的信號完整性仿真，需要在規(guī)則檢查和布線后的分析階段進行，因為平面和信號的相互作用/耦合發(fā)生在布線完成之后。

　　因此，一個完整的兼顧電源影響的解決方案往往需要提供：一套針對信號衰減和電源對信號的影響的快速檢查方案；能夠模擬大型電路的時域仿真器（多個信號網絡和電源網絡的結果）；電源網絡和信號網絡的建模；高級輸入/輸出（I/O）緩沖器建模。

　　以電子設計自動化（EDA）仿真領域企業(yè)Cadence推出的Sigrity X技術為例，據(jù)了解，Sigrity X技術不僅實現(xiàn)了芯片、封裝和PCB上的耦合信號、電源和接地信號的精確提取，還能同時針對反射、損耗、串擾和同步開關輸出（SSO）效應進行高效仿真。采用Sigrity技術的設計人員能迅速將晶體管級模型轉換為考慮電源影響的行為級IBIS模型，從而在幾個小時之內就能提供精準、高效且全面考慮電源影響的仿真，大大縮短了原本需要數(shù)天的設計周期。

　　科技的每一次飛躍，在帶來技術提升的同時，也不可避免地為設計者埋下了新的挑戰(zhàn)。但是這些挑戰(zhàn)并非不可戰(zhàn)勝，相信隨著越來越多企業(yè)在這條賽道上的持續(xù)投入，未來會有更多新的成果被發(fā)掘。

關注讀覽天下微信， 100萬篇深度好文， 等你來看……